第1章 計(jì)算機(jī)系統(tǒng)概述
　1.1 計(jì)算機(jī)的語言
　　1.1.1高級語言
　　1.1.2機(jī)器語言
　　1.1.3匯編語言
　1.2 寄存器傳輸語言
　　1.2.1微操作和寄存器傳輸語言
　　1.2.2用RTL表示數(shù)字系統(tǒng)
　1.3 計(jì)算機(jī)的發(fā)展演變和性能
　　1.3.1計(jì)算機(jī)簡史
　　1.3.2性能指標(biāo)
　1.4 計(jì)算機(jī)的基本組成
　　1.4.1馮·諾依曼體系結(jié)構(gòu)
　　1.4.2現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)
　　1.4.3計(jì)算機(jī)的工作過程
　習(xí)題1
第2章 數(shù)據(jù)的表示
　2.1 數(shù)制與編碼
　　2.1.1進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
　　2.1.2真值和機(jī)器數(shù)
　　2.1.3BCD碼
　　2.1.4字符與字符串
　　2.1.5校驗(yàn)碼
　2.2 定點(diǎn)數(shù)的表示
　　2.2.1無符號數(shù)的表示
　　2.2.2有符號數(shù)的表示
　2.3 浮點(diǎn)數(shù)的表示
　　2.3.1浮點(diǎn)格式
　　2.3.2規(guī)格化浮點(diǎn)數(shù)
　　2.3.3移碼（增碼）表示法
　　2.3.4浮點(diǎn)數(shù)據(jù)特性
　　2.3.5實(shí)例：IEEE 754浮點(diǎn)標(biāo)準(zhǔn)
　習(xí)題2
第3章 指令集結(jié)構(gòu)
　3.1 指令集結(jié)構(gòu)概述
　　3.1.1指令集結(jié)構(gòu)的定義
　　3.1.2指令集結(jié)構(gòu)設(shè)計(jì)原則
　3.2 指令格式
　　3.2.1操作碼
　　3.2.2地址碼
　　3.2.3指令字長
　3.3 指令類型
　　3.3.1數(shù)據(jù)傳送類指令
　　3.3.2數(shù)據(jù)運(yùn)算類指令
　　3.3.3程序控制類指令
　　3.3.4輸入/輸出類指令
　　3.3.5數(shù)據(jù)轉(zhuǎn)換類指令
　3.4 尋址方式
　　3.4.1有效地址的概念
　　3.4.2指令尋址和數(shù)據(jù)尋址
　　3.4.3基本的數(shù)據(jù)尋址方式
　3.5 RISC和CISC的基本概念
　　3.5.1推動(dòng)CISC發(fā)展的目的
　　3.5.2RISC的產(chǎn)生
　　3.5.3CISC與RISC的特征對比
　3.6 實(shí)例：Intel x86和ARM的指令集結(jié)構(gòu)
　　3.6.1Intel x86的指令集結(jié)構(gòu)
　　3.6.2ARM的指令集結(jié)構(gòu)
　習(xí)題3
第4章 運(yùn)算器
　4.1 定點(diǎn)運(yùn)算
　　4.1.1定點(diǎn)數(shù)的移位運(yùn)算
　　4.1.2定點(diǎn)數(shù)的加減運(yùn)算
　　4.1.3定點(diǎn)數(shù)的乘法運(yùn)算
　　4.1.4定點(diǎn)數(shù)的除法運(yùn)算
　4.2 浮點(diǎn)運(yùn)算
　　4.2.1浮點(diǎn)數(shù)加減運(yùn)算
　　4.2.2浮點(diǎn)數(shù)乘除運(yùn)算
　4.3 二-十進(jìn)制編碼運(yùn)算
　　4.3.1BCD碼加減法
　　4.3.2BCD碼乘除法
　4.4 算術(shù)邏輯單元ALU
　　4.4.1全加器
　　4.4.2串行加法器和并行加法器
　　4.4.3實(shí)例：SN74181和SN74182芯片
　習(xí)題4
第5章 中央處理單元
　5.1 CPU的基本組成
　　5.1.1寄存器組
　　5.1.2運(yùn)算器
　　5.1.3控制器
　5.2 CPU的設(shè)計(jì)方法
　　5.2.1設(shè)計(jì)原則
　　5.2.2指令周期
　　5.2.3設(shè)計(jì)方案
　5.3 硬布線控制器設(shè)計(jì)
　　5.3.1設(shè)計(jì)需求
　　5.3.2取指
　　5.3.3譯碼
　　5.3.4執(zhí)行
　　5.3.5數(shù)據(jù)通路
　　5.3.6控制信號
　　5.3.7示例：8085微處理器
　5.4 微程序設(shè)計(jì)
　　5.4.1設(shè)計(jì)思路
　　5.4.2設(shè)計(jì)方案
　　5.4.3示例：奔騰微處理器
　　5.4.4微程序設(shè)計(jì)與硬布線邏輯設(shè)計(jì)的比較
　5.5 流水線技術(shù)
　　5.5.1流水線原理
　　5.5.2流水線性能分析
　　5.5.3流水線冒險(xiǎn)
　　5.5.4精簡指令集計(jì)算機(jī)
　　5.5.5流水線設(shè)計(jì)示例：80486的流水線
　5.6 多核處理器
　　5.6.1多核技術(shù)的產(chǎn)生
　　5.6.2多核處理器結(jié)構(gòu)
　　5.6.3多核處理器示例：Cell處理器
　習(xí)題5
第6章 存儲器
　6.1 存儲器概述
　　6.1.1存儲器特性
　　6.1.2存儲層次
　6.2 主存儲器
　　6.2.1半導(dǎo)體存儲器
　　6.2.2隨機(jī)訪問存儲器的存儲位
　　6.2.3存儲器芯片的內(nèi)部組成
　　6.2.4存儲器芯片的外部封裝
　　6.2.5存儲器芯片的組合
　　6.2.6多字節(jié)數(shù)據(jù)的存儲
　　6.2.7糾錯(cuò)
　　6.2.8高級DRAM組織
　6.3 高速緩沖存儲器
　　6.3.1高速緩沖存儲器原理
　　6.3.2cache行的映射與識別
　　6.3.3替換策略
　　6.3.4寫策略
　　6.3.5cache的性能
　　6.3.6示例：Pentium 4的cache組織
　6.4 外部存儲器
　　6.4.1磁盤
　　6.4.2光盤
　　6.4.3虛擬存儲器
　　6.4.4示例：Pentium Ⅱ存儲器管理
　習(xí)題6
第7章 輸入/輸出系統(tǒng)
　7.1 輸入/輸出設(shè)備
　　7.1.1鍵盤
　　7.1.2鼠標(biāo)
　　7.1.3圖像輸入設(shè)備
　　7.1.4顯示器
　　7.1.5打印機(jī)
　　7.1.6磁盤驅(qū)動(dòng)器
　7.2 I/O接口的功能與結(jié)構(gòu)
　　7.2.1I/O接口的功能
　　7.2.2I/O接口的結(jié)構(gòu)
　7.3 編程控制的輸入/輸出
　　7.3.1存儲器映射的編程控制輸入/輸出
　　7.3.2獨(dú)立編址的編程控制輸入/輸出
　7.4 中斷
　　7.4.1輪詢與中斷
　　7.4.2中斷類型
　　7.4.3中斷優(yōu)先級和中斷控制器
　　7.4.4中斷處理
　　7.4.5中斷屏蔽技術(shù)
　　7.4.6中央處理單元內(nèi)的中斷處理實(shí)現(xiàn)
　7.5 直接存儲器訪問
　　7.5.1直接存儲器訪問的功能
　　7.5.2直接存儲器訪問的傳輸方式
　　7.5.3直接存儲器訪問控制器
　　7.5.4中央處理單元對直接存儲訪問的支持
　7.6 輸入/輸出處理器
　　7.6.1輸入/輸出處理器的功能
　　7.6.2輸入/輸出處理器的結(jié)構(gòu)
　習(xí)題7
第8章 總線
　8.1 總線概述
　　8.1.1總線的基本概念
　　8.1.2總線的分類
　　8.1.3總線的組成及性能指標(biāo)
　8.2 總線仲裁
　　8.2.1集中仲裁方式
　　8.2.2分布仲裁方式
　8.3 總線操作和定時(shí)
　　8.3.1同步定時(shí)方式
　　8.3.2異步定時(shí)方式
　8.4 總線標(biāo)準(zhǔn)
　習(xí)題8
參考文獻(xiàn)